及閘

基本邏輯閘
緩衝	非
及	反及
或	或非
互斥或	同或
蘊含	蘊含非

輸入		輸出
A	B	A AND B
0	0	0
0	1	0
1	0	0
1	1	1

及閘（英語：AND gate）是數位邏輯中實現邏輯與的邏輯閘，功能見右側真值表。僅當輸入均為高電壓（1）時，輸出才為高電壓（1）；若輸入中至多有一個高電壓時，則輸出為低電壓。換句話說，及閘的功能是得到兩個二進制數的最小值，而或閘的功能是得到兩個二進制數的最大值。

概述

下列包括邏輯閘的3種符號：形狀特徵型符號（ANSI/IEEE Std 91-1984）、IEC矩形國標（中國大陸）符號（IEC 60617-12）和不再使用的DIN符號（DIN 40700）。其他的邏輯閘符號見邏輯閘符號表。

表達式	符號			功能表	繼電器邏輯
	ANSI/IEEE Std 91-1984	IEC 60617-12	DIN 40700
$Y=A\,B$ $Y=A\cdot B$ $Y=A\wedge B$				A B Y = AB 0 0 0 0 1 0 1 0 0 1 1 1

若及閘的其中一個輸入取反則成為禁門（INHIBIT logic gate，INHIBITOR）。

實現

及閘是基本的邏輯閘，因此大多數半導體製造商都會生產這種積體電路。例如，在TTL積體電路7408和CMOS積體電路4081均由四個2輸入及閘構成。

CMOS及閘

NMOS及閘

及閘通常用n通道（NMOS）或p通道（PMOS）的MOSFET實現。數位輸入a與b引起輸出F，這和及閘的功能一致。

備選方案

反及閘構成的及閘

如果沒有現成的及閘，則可用反及閘{x and y=(x nand y)nand (x nand y)}或反或閘{(x and y=(x nor x)nor(y nor y)}來實現，因為反及閘和反或閘被認為是「通用的邏輯閘電路」，因為通過這兩種閘電路可以實現其他所有閘電路的功能。若用反及閘實現及閘，則將一個反及閘的兩個輸入結在一起，然後在其輸入端接入一個雙輸入的反及閘；若用反或閘實現及閘，則將兩個輸入接在一起的反或閘分別作另外一個反或閘的兩個輸入，然後在後者的輸入接一個輸入接在一起的反或閘。互斥或閘也可用來實現及閘，但很少使用。

參見

• 或閘
• 反閘
• 反及閘
• 反或閘
• 互斥或閘
• 邏輯代數
• 邏輯閘

外部連結

• http://www.khanacademy.org/cs/and-gate/1314805294