维基百科

晶片制程技术节点

维基媒体列表条目

晶片制程技术节点是指晶片上的电子元器件之特征，即电子组件所能达到的最小尺寸；而晶片面积相同时电子组件尺寸愈小，晶片就能容纳得下愈多的电子元器件(主要为晶体管)，晶片的性能也随之提升。

自晶片商业化量产以来的头三十余年里，晶片制程技术节点的名称与晶体管栅极的长度(gate length)和半节距有关[1]，但自1997年起，它们之间已开始没有关联；晶片制程技术节点之命名与栅极的长度、栅极间的节距(gate pitch)、及金属层间的节距(metal pitch)并不相同，而是成了各厂家为了市场营销而推出的商业命名。[2][3][4][5]因此对10纳米及更先进的晶片制程技术节点，现业界较普遍以晶体管密度和晶片总体性能为准，[1]例如相较于上一代晶片，新款晶片之性能一般需提升约五分之一左右，方能被归入下一代晶片制程技术节点。[6]

晶片制程技术节点列表

编辑

自1960年代中期晶片商业化量产以来，晶片制程技术也如影随形的伴随着发展了大约30余代：其中每代又包含几个节点等级，大致可以分为：

代数 技术节点 推出时间 产品样例
1 50 微米[7][8][9][10] 1960年代初期[7][8][9][11] 仙童公司 µLogic (Micrologic)[7][8][9][11]
2 16/20 微米[7][8][9][12] 1960年代中期至末期[7][8][9] RCA CD4000 series[7][8][9][12]
3 10/12微米[7][8][9][13] 1960年代末期至1970年代初期[7][8][9] 英特尔 Intel 4004[7][8][9][13]
4 7/8微米[7][8][9] 1970年代初期[7][8][9] 英特尔 Intel 1103（英语：Intel 1103）[7][8][9]
5 5/6微米[7][8][9] 1970年代初期至中期[7][8][9] 英特尔 Intel 8080[7][8][9]
6 3/3.5微米 1970年代末期 英特尔 Intel 8085
7 2/2.5微米[14] 1980年代初期[14] 贝尔实验室 BELLMAC-8 (WE212)（英语：BELLMAC-8）[14]
8 1.3/1.5微米 1980年代初期至中期 英特尔 Intel 80286
9 1/1.2微米 1980年代中期至末期 英特尔 Intel 80386
10 0.75/0.8微米 1980年代末期至1990年代初期 英特尔 Intel 80486
11 0.65/0.7微米[15] 1990年代初期[15] 超威半导体 Am486（英语：Am486）[15]
12 0.5/0.6 微米 1990年代初期至中期 英特尔 奔腾OverDrive P54C
13 0.28/0.35微米 1990年代中期至末期 英特尔 奔腾Pro P54CS
14 0.24/0.25微米 1990年代末期 超威半导体 AMD K6-2
15 0.18/0.22微米 1990年代末期至2000年代初期 超威半导体 AMD Athlon
16 0.13/0.15微米 2000年代初期 英特尔 奔腾M
17 90/110纳米 2000年代初期至中期 英特尔 奔腾4
18 65/80纳米 2000年代中期 英特尔 奔腾D
19 55/60纳米[16] 2000年代中期至末期[16] 三星 DDR2 SDRAM[16]
20 40/45纳米 2000年代末期 英特尔 Intel Core i7 Lynnfield
21 38/39纳米[17] 2000年代末期至2010年代初期[17] 三星 DDR4 SDRAM[17]
22 32/34纳米 2010年初期 英特尔 Westmere
23 28/30纳米[18] 2010年初期至中期[18] 高通 高通骁龙 S4[18]
24 20/22 纳米 2010年中期 英特尔 Ivy Bridge
25 16/18纳米[19] 2010年中期至2017年[19] 三星 1X-nano 动态随机存取存储器[19]
26 12/14纳米 2014年开始量产 英特尔 Broadwell
27 10/11纳米 2016年开始量产 高通骁龙 835
28 7/8 纳米 2018年开始量产 苹果公司 Apple A12 Bionic
29 5/6 纳米 2020年开始量产 苹果公司 Apple A14
30 3/4纳米 2023年开始量产 苹果公司 Apple A17 Pro
31 1.8/2纳米 三星[20]和台积电计划2025年开始量产。[21][22] 未知
32 1/1.4纳米 英特尔计划2029年开始量产。[23] 未知

先进制程和成熟制程

编辑

业界对先进制程和成熟制程并无统一定义，最为广泛应用的有两个，分别为世界最大晶片市场中国大陆和世界最大半导体生产装置供应国美国所定：中国大陆对先进和成熟制程之定义较为宽松，即28纳米及以上的晶片制程为成熟制程，小于28纳米的为先进制程。[24][25][26][27][28]如此定义的科学依据是根据晶片设计：当晶体管的尺寸小于25纳米以下时，传统的平面场效应管(planar field effect transistor / planar FET)的尺寸已经无法缩小，所以须采用鳍式场效应晶体管(FinFET)以将场效应管立体化，方能达到更小的制程。第23代28纳米制程为能采用平面场效应管，用于大规模商业化量产晶片的最后一代制程，和其他更早更大，均采用平面场效应管的制程，一起被归入成熟制程。[24][25][26][27][28]

美国对先进和成熟制程之定义较中国大陆为严格，即大于18纳米的晶片制程为成熟制程，18纳米和小于18纳米的为先进制程。[29][30][31][32]如此定义的科学依据是根据晶片生产装置：干式光刻机即使采用多重曝光技术，也无法达到大规模商业化量产16/18纳米晶片所需的良率，因此从第25代16/18纳米制程起，必须只能采用湿式光刻机；[33]晶片生产成本和技术难度也随之大幅增加。美国于2020年代初为扼制中国大陆发展先进晶片制造业，对中国大陆发起的封锁制裁措施之一，就是禁运断供16纳米逻辑晶片和18纳米存储芯片所需的晶片生产装置。[29][30][31][32]

参考资料

编辑
  1. ^ 1.0 1.1 How Are Process Nodes Defined?. 2021年2月12日 [2024年1月5日]. （原始内容存档于2024年2月22日） （英语）. 
  2. ^ No More Nanometers – EEJournal. [2024-01-05]. （原始内容存档于2022-10-06） （英语）. 
  3. ^ Shukla, Priyank. A Brief History of Process Node Evolution. design-reuse.com. [2019-07-09]. （原始内容存档于2019-07-09） （英语）. 
  4. ^ Hruska, Joel. 14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists.... [2024-01-05]. （原始内容存档于2019-07-09） （英语）. 
  5. ^ Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022. wccftech.com. 2016-09-10 [2024-01-05]. （原始内容存档于2019-07-09） （英语）. 
  6. ^ 中芯国际重点转向N+1及N+2代FinFET工艺，N+1工艺进. 2020年4月1日. （原始内容存档于2020年4月12日） （简体中文）. 
  7. ^ 7.00 7.01 7.02 7.03 7.04 7.05 7.06 7.07 7.08 7.09 7.10 7.11 7.12 7.13 7.14 Lojek, Bo. History of Semiconductor Engineering. Springer Science & Business Media. 2007: 330. ISBN 9783540342588 （英语）. 
  8. ^ 8.00 8.01 8.02 8.03 8.04 8.05 8.06 8.07 8.08 8.09 8.10 8.11 8.12 8.13 8.14 Lécuyer, Christophe. Making Silicon Valley: Innovation and the Growth of High Tech 1930-1970.. MIT Press. 2006: 393. ISBN 9780262122818 （英语）. 
  9. ^ 9.00 9.01 9.02 9.03 9.04 9.05 9.06 9.07 9.08 9.09 9.10 9.11 9.12 9.13 9.14 Berlin, Leslie. The Man Behind the Microchip Robert Noyce and the Invention of Silicon Valley. Oxford University Press. 2006: 440. ISBN 9780195311990 （英语）. 
  10. ^ 50 micrometer lithography process. 2021年1月7日. （原始内容存档于2021年1月7日） （英语）. 
  11. ^ 11.0 11.1 1960: FIRST PLANAR INTEGRATED CIRCUIT IS FABRICATED. 2023年10月24日 [2023年10月24日]. （原始内容存档于2023年10月24日） （英语）. 
  12. ^ 12.0 12.1 20 µm lithography process. 2023年10月24日 [2023年10月24日]. （原始内容存档于2018年12月20日） （英语）. 
  13. ^ 13.0 13.1 History of the Intel Microprocessor - Listoid. [2015-04-19]. （原始内容存档于2015-04-27） （英语）. 
  14. ^ 14.0 14.1 14.2 CPU of the Day: Bell Labs BELLMAC-8 aka the WE212. 2021年1月7日. （原始内容存档于2021年1月7日） （英语）. 
  15. ^ 15.0 15.1 15.2 The Ultimate AMD 486 Die & Packaging Guide. 2021年1月7日. （原始内容存档于2021年1月7日） （英语）. 
  16. ^ 16.0 16.1 16.2 Samsung Develops 2Gb Flash Memory Using 60nm Process. 2006年6月30日. （原始内容存档于2021年1月7日） （英语）. 
  17. ^ 17.0 17.1 17.2 A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM. 2012年2月23日. （原始内容存档于2021年1月7日） （英语）. 
  18. ^ 18.0 18.1 18.2 Qualcomm signs UMC, Samsung for 28-nm chips, says report. 2012年7月3日. （原始内容存档于2021年1月7日） （英语）. 
  19. ^ 19.0 19.1 19.2 Samsung's 18nm DRAM Chips Hit Mass Production. 2016年3月28日. （原始内容存档于2021年1月7日） （英语）. 
  20. ^ Samsung Foundry: 2nm Silicon in 2025. AnandTech. 2021-10-06 [23 March 2022]. （原始内容存档于23 March 2022） （美国英语）. 
  21. ^ TSMC roadmap update: N3E in 2024, N2 in 2026, major changes incoming. AnandTech. 2022-04-22 [9 May 2022]. （原始内容存档于9 May 2022） （英语）. 
  22. ^ TSMC Roadmap Update: 3nm in Q1 2023, 3nm Enhanced in 2024, 2nm in 2025. AnandTech. 2021-10-18 [23 March 2022]. （原始内容存档于23 March 2022） （美国英语）. 
  23. ^ 1.4 Nanometers by 2029: In Moore We Trust?. 2019年12月11日. （原始内容存档于2021年1月7日） （英语）. 
  24. ^ 24.0 24.1 国产离子注入设备实现28纳米工艺全覆盖. 2023年6月30日 [2023年10月29日]. （原始内容存档于2023年10月29日） （简体中文）. 
  25. ^ 25.0 25.1 成熟制程完善，先进制程稀缺 (PDF). 2023年4月11日 [2023年10月29日]. （原始内容存档 (PDF)于2023年10月29日） （简体中文）. 
  26. ^ 26.0 26.1 芯片成熟制程博弈渐酣. 2023年4月20日 [2023年10月29日]. （原始内容存档于2024年1月13日） （简体中文）. 
  27. ^ 27.0 27.1 美国选准28nm成熟制程卡中国、产业应用广泛. 2021年6月22日 [2023年10月29日]. （原始内容存档于2023年10月29日） （简体中文）. 
  28. ^ 28.0 28.1 芯片成熟制程与先进制程是什么意思？终于有人说明白了. 2022年10月31日 [2023年10月29日]. （原始内容存档于2023年10月29日） （简体中文）. 
  29. ^ 29.0 29.1 Commerce Implements New Export Controls on Advanced Computing and Semiconductor Manufacturing Items to the People’s Republic of China (PRC). 2022年10月7日 [2023-10-29]. （原始内容存档于2024-03-10） （英语）. 
  30. ^ 30.0 30.1 IDTechEx: The Impact of Newly Added US Sanctions on the Chinese Semiconductor Sector. 2022年10月18日 （英语）. 
  31. ^ 31.0 31.1 Semiconductor Industry: US Announces Additional Regulations on Semicon Exports to China. 2022年10月11日 [2023年10月29日]. （原始内容存档于2023年10月29日） （英语）. 
  32. ^ 32.0 32.1 Commerce Adds Limits on Exports of Chip Tech to China. 2022年10月11日 [2023年10月29日]. （原始内容存档于2023年10月29日） （英语）. 
  33. ^ 浸潤式微影之父林本堅蝸居鞋盒辦公室作育人才. 2022年9月11日 [2023年10月29日]. （原始内容存档于2023年10月29日） （繁体中文）. 
检索自“https://zh.wiki.x.io/w/index.php?title=芯片制程技术节点&oldid=82990614”